MOSFET operacioni pojačavači — разлика између измена
Садржај обрисан Садржај додат
Ред 37:
== Ulazni naponski ofset ==
Za diferencijalni pojačavač sa simetričnim izlazom, ulazni naponski ofset se definiše na kao ulazni napon za koji će diferencijalni izlazni napon biti nula. U slučaju kola sa nesimetričnim izlazom, ova definicija će važiti ako pozitivni i negativni napon za napajanje su iste veličine. Ako pak važi da je -{''VDD ≠ VSS,
Naponski ofset u jednom operacionom pojačavaču se sastoji od dvije komponente: sistematski naponski ofset i slučajni naponski ofset. Prva komponenta je rezultat topologije kola i postoji čak u slučaju i kada su svi elementi međusobno podešeni. Drugi parametar je posljedica nejednakih parametara elemenata unutar kola za koje se po pretpostavci smatra da su potpuno identični.
Ред 44:
Kada su kola izvedena u bipolarnoj tehnologiji, pojačanje na svakom zasebnom stepenu operacionog pojačavača može biti izuzetno veliko (iznad 500) jer proizvod <math>g_mr_o </math> obično iznosi iznad 1000. Zbog toga ulazni naponski ofset zavisi uglavnom od karakteristika prvog (diferencijalnog) stepena. U kolima urađenim u MOS tehnologiji proizvod <math>g_mr_o </math> iznosi između 20 i 100, pa se ostvaruje relativno malo pojačanje po stepenu. Zbog toga može se desiti da i drugi stepen igra značajnu ulogu u ukupnom naponskom ofsetu operacionog pojačavača.
Za određivanje sistematskog ofseta kod pojačavača sa slike 2, izvršena je modifikacija kola sa razdvajanjem na dva odvojena stepena (slika 3). Ako su ulazi diferencijalnog stepena uzemljeni iako su elementi međusobno podešeni, tada napon -{'''''V'''DS4 ''}-mora biti jednak naponu -{'''''V'''DS3.''}- Tada važi -{'''''V'''DS1 ''= '''''V'''DS2''}-, odnosno -{''ID1=ID2=ID5''/2}-. Znači, ako je -{'''''V'''DS3 = '''V'''DS4''}-, imaćemo i da je -{''ID3=ID4= -ID5''/2}-. Ovo je jedinstvena radna tačka u kojoj će struja koja izlazi iz drejna -{'''''M'''2''}- ulaziti u drejn -{'''''M'''4.''}-
[[Датотека:MOSFET slika3.jpg|мини|десно|Slika 3. Kolo sa slike 2 sa odvojenim prvim i drugim stepenom
Sa druge strane, napon gejt-sors na -{'''''M'''6 ''}-potreban da bi izlazni napon bio između vrijednosti napojnih napona, može da se razlikuje od izlaznog jednosmjernog napona prvog stepena. Neka je npr pojačanje prvog stepena 50. Onda će bilo koja razlika od 50 -{mV}- zahtijevati ulazni naponski ofset od 1 -{mV.}- Da bi se podesio izlazni napon na srednju vrijednost napojih napona, treba da se obezbijedi da struje u drejnovima '''''M'''6 ''i '''''M'''7'' budu iste i da oba MOS-tranzistora rade u aktivnom režimu.
Kada je izlaz prvog stepena povezan sa ulazom od drugog, imamo da je -{'''''V'''GS6 ''= '''''V'''DS4''}-. Pri potpunoj usaglašenosti elemenata i kada su ulazni naponi jednaki nuli važi -{''VDS4=VDS3=VGS3 ''i ''Vt3=Vt4=Vt6''}-. Otuda: <math> V_{ov3} = V_{ov4} + V_{ov6} </math>, kada unesemo:
:<math>V_{ov}=V_{GS}-V_t= \sqrt{2I_D \over {k'(W | L)}} </math> i kako je -{''ID3=ID4=''I''ID5''I/2}- i -{''ID6''=I''ID7''I}- a budući da su naponi na gejtu i sorsu tranzistora '''''M'''5'' i '''''M'''7 ''međusobno jednaki, slijedi:
:<math> {{(W / L)}_3 \over {(W / L)}_6}={{(W / L)}_3 \over {(W / L)}_6}={{1 \over 2}} {{(W / L)_5 \over (W / L)_7}} </math>
Ред 57:
:<math>V_O= V_{DS6}-V_{SS}=V_{DS3}-V_{SS}=V_{GS3}-V_{SS}= V_{t3}+V_{ov3}-V_{SS}</math>
Da bi se odredio sistematski naponski ofset od ove vrijednosti izlaznog napona treba da se oduzme željena vrijednost izlaznog napona kada ulazni signal ima {-{''(VDD-VSS)/2''}-} i dobijena vrijednost se podijeli sa pojačanjem operacionog pojačavača. Dobija se:
:<math>V_{OS(sys)} = {{V_{t3}+V_{ov3}-V_{SS}-{{V_{DD}-V_{SS}} \over 2}} \over A_v} </math>
U ovom izrazu -{''AV''}- je pojačanje pojačavača, definisano izrazom (1.2).
=== Slučajni naponski ofset ===
Ред 67:
[[Датотека:MOSFET slika4.jpg|мини|десно|Slika 4. N-kanalni MOS diferencijalni pojačavač]]
Za kolo sa slike 4 ćemo posmatrati jednosmjerne signale -{''VI1, VI2, VO1 ''}-i -{''VO2''}-. Neka je -{''VID=VI1-VI2 ''}-i neka su otpornosti koje se nalaze na drejnovima '''''M'''1'' i '''''M'''2''' '''''međusobno različite (-{''RD1''≠''RD2''}-). Za ulaznu konturu može se napisati:
:<math>V_{1D}=V_{GS1}-V_{GS2}={V_{t1}+ {\sqrt{2I_{D1} \over {k'{(W / L)}}_1}-V_{t2} - }\sqrt{2I_{D2} \over {k'{(W / L)}_2}}} </math>
Naponski ofset će biti ona vrijednost izlaznog diferencijalnog napona -{VID}- za koji će diferencijalni napon na izlazu (simetričan izlaz) -{''VOD=VO1-VO2
:<math>V_{OS} = {V_{t1} - V_{t2} + {\sqrt{2I_{D1} \over {k'{(W / L)}}_1} - }\sqrt{2I_{D2} \over {k'{(W / L)}_2}}} </math>
Ред 79:
:<math>V_{OS}\approx\Delta V_t+\frac{(V_{GS}-V_t)}{2}\left(-\frac{\Delta I_D}{I_D}-\frac{\Delta(W/L)}{(W/L)}\right)</math>
Sada, ako je ulazni napon jednak izlaznom naponskom ofsetu, diferencijalni izlazni napon će biti nula, odnosno važiće -{''ID1RD1=ID2RD2''}-. Slijedi:
:<math>\frac{\Delta I_D}{I_D}=-\frac{\Delta R_L}{R_L}</math> , pa se dobija: <math>V_{OS}=\Delta V_t+\frac{(V_{GS}-V_t)}{2}\left(-\frac{\Delta R_L}{R_L}-\frac{\Delta(W/L)}{(W/L)}\right)</math>
Prvi član sa desne strane proizlazi od razlike napona praga kod MOS tranzistora. Ova razlika je prisutna samo kod MOS ne i kod bipolarnih tranzistora. Ako se izraz primijeni na kolo sa slike 2,
:<math>V_{OS}\approx\Delta V_{t(1-2)}+\Delta V_{t(3-4)}\left(\frac{g_{m3} }{g_{m1} }\right)+\frac{V_{ov(1-2)} }{2}\left[\frac{\Delta\left(\frac{W}{L}\right)_{(3-4)} }{\left(\frac{W}{L}\right)_{(3-4)} }-\frac{\Delta\left(\frac{W}{L}\right)_{(1-2)} }{\left(\frac{W}{L}\right)_{(1-2)} }\right]</math>
Prvi član sa desne strane izraza je rezultat razlike napona zasićenja kod ulaznih MOS-tranzistora. Drugi član je rezultat razlike napona zasićenja pod opterećenjem dobijenih sa strujnim ogledalom. Ova razlika može da se smanji sa odgovarajućim izborom odnosa W/L, pri čemu će se njihove transkonduktanse znatno smanjiti u odnosu na one na ulaznim MOS tranzistorima. Znači ako se dužine kanala kod M3 i M4 naprave znatno dužim u odnosu na dužinu kanala kod '''''M1''''' i '''''M2''''', time se može smanjiti slučajni ulazni naponski ofset. Treći član u jednačini je rezultat razlike odnosa -{W/L}- ulaznih MOS-tranzistora i opterećenja i može se smanjiti ako ulazni MOSFET-ovi rade na malim vrijednostima napona zasićenja (tipične vrijednosti su od 50 do 200 -{mV}-).
==Faktor Potiskivanja Sinfaznog Signala (CMRR)==
| |||