Логичка синтеза — разлика између измена

У електринициелектроници,'''логичка синтеза''' је процес по коме се абстрактна форма жељеног понашања чипа типично [[трансфер нивоа регистра|RTLРТЛ ]] се претвара у имплемтнтацију дизајна у смислу [[логичка капија|логичке капије]].Чести примери овог процеса укључују синтезу[[Хардверски описни језик|HDLХДЛ]], укључују ''VHDLВХДЛ '' и ''Verilog''. Неки алати могу генерисати низ битова за програмибилно логички уређај као што је PALПАЛ или FPGAФПГА, док други циљају на креацију [[ASCII|АСКИ кода]].Логичка синтеза је један аспект аутомизације електронског дизајна.

Корени логичке синтезе се могу пронаћи у раду [[George Boole]] (1815 to 1864) стошто је данас познато као [[ Булова алгебра (логика)|Булова алгебра]]. 1938 [[Klod Elvud Šenon

Данас, много ефикаснији [[Еспресо истраживачки логички умањивач|Еспресо истраживачки логички умањивач]] је постао стандардна алатка за ову операцију.Такође,еволуцијом компонената од [[дискретна логика|дискретне логике]] до програмибилних логичких низова (PLAПЛА) досло је до потребе за ефикасниом минимизацијом другог степена, посто овакав приступ смањује простор у PLAПЛА. Ипак, логичка кола другог степена су ограничене важности у интеграцији великих система,већина дизајнова користи више различитих нивоа логике. Шта више сви RTLРТЛ или Описи понашања користе различите степене логике а не само два.

Рани систем за дизајн више степене логичке репрезентације кола је био LSSЛСС фирме IBMИБМ.

Користио је локалне трансформације да упрости логку. Рад на LSSЛСС и Јорковом силиконском компјутеру је изазвао рапидан прогрес у логичкој синтези 1980.Неколико универзитета је помогло тако стошто је свој рад обелоданило широј јавности. Најзначајнији су SISСИС Берклу, RASPРАСП Лос Анђелес, BOLDБОЛД Боулдер. За десетак година технологија је почела да се користи комерциално.