Логичка синтеза — разлика између измена

У електроници,'''логичка синтеза''' је процес по коме се абстрактна форма жељеног понашања чипа типично [[трансфер нивоа регистра|РТЛ ]] се претвара у имплемтнтацију дизајна у смислу [[логичка капија|логичке капије]]. Чести примери овог процеса укључују синтезу[[Хардверски описни језик|ХДЛ]], укључују ''ВХДЛ '' и ''Verilog''. Неки алати могу генерисати низ битова за програмибилно логички уређај као што је ПАЛ или ФПГА, док други циљају на креацију [[ASCII|АСКИ кода]]. Логичка синтеза је један аспект аутомизације електронског дизајна.

== Историја логичке синтезе ==

Корени логичке синтезе се могу пронаћи у раду [[George Boole]] (1815 to 1864) што је данас познато као [[Булова алгебра]]. 1938 [[Klod Elvud Šenon|Клод Елвуд Шенон]] је показао како дво-вредностна Бзлова алгебра може да опише мењања кола. У раним данима,'''логички дизајн''' се користио за управљање [[Таблице истинитости|репрезентацијама таблица истинитости]] као [[Карноова карта|Карноовим мапама]]. Минимизација логике базирана на Карноовим мапама је вођена низом правила како да се уноси у мапи комбинују . Човек мозе да типично ради са мапама које садрже четири до шест вариабли.

Данас, много ефикаснији [[Еспресо истраживачки логички умањивач|Еспресо истраживачки логички умањивач]] је постао стандардна алатка за ову операцију. Такође,еволуцијом еволуцијом компонената од [[дискретна логика|дискретне логике]] до програмибилних логичких низова (ПЛА) досло је до потребе за ефикасниом минимизацијом другог степена, посто овакав приступ смањује простор у ПЛА. Ипак, логичка кола другог степена су ограничене важности у интеграцији великих система, већина дизајнова користи више различитих нивоа логике. Шта више сви РТЛ или Описи понашања користе различите степене логике а не само два.

Рани систем за дизајн више степене логичке репрезентације кола је био ЛСС фирме ИБМ. Користио је локалне трансформације да упрости логку. Рад на ЛСС и Јорковом силиконском компјутеру је изазвао рапидан прогрес у логичкој синтези 1980. Неколико универзитета је помогло тако што је свој рад обелоданило широј јавности. Најзначајнији су СИС Берклу, РАСП Лос Анђелес, БОЛД Боулдер. За десетак година технологија је почела да се користи комерциално.

== Логички елементи ==

''Логички дизајн '' је корак у циклусу стандарда дизајна у коме је функционалан дизајн електронског кола конвертован у репрезентацију [[ Булова алгебра (логика)|булове алгебре]], [[аритметичке операције]], [[контролисан проток]], идр. Чест испис овог корака је [[ РТЛ опис|РТЛ опис]]. Логички дизајн је често праћен и дизајном кола. У модерној аутомизацији електронског дизајна делови логичког дизајна могу бити аутоматизовани користећи алате [[Синтеза високог степена|синтезе висогог степена]] базиране на опису понасања кола.

[[ImageДатотека:Baops.gif|right|thumb|450px|Различите репрезентације Боолеан операција]]

Логичке операције се обично састоје од И, ИЛИ , НИ, КСИЛИ операција, и представњају најосновије форме операција у електронском колу. Аритметичке операције се обично имплементују са коришћењем логичких оператора. Кола као сто су бинарни множилац или бинарни додавч су примери много комплекснијих бинарних операција које се могу имплементирати користећи основне логичке операторе.

Са циљем повећања продуктивности дизајнера, научни рад на синтези кола дефинисан на нивоу понажања довело је до појаве комерцијалних решења у 2004,<ref name='EETimes'>EETimes: [http://archives.eetimes.com/high-level-synthesis-rollouts-enable-esl/110436.html High-level synthesis rollouts enable ESL]</ref> који су коришћени за комплексне АСИЦ и ФПГА дизајн. Ти алати аутомацки сзнетишу кола Ц нивоа на специфичан ниво трансфера регистра РТЛ, који се може користити као унос за логички проток синтезе нивоа капије.<ref name="EETimes"/> Данас, синтеза високог нивоа, такође позната као ЕСЛ синтеза, у суштини реферира на синтезу кола од језика високог нивоа као АНСИ Ц/Ц++, где логичка синтеза реферира синтезу од структуралне или од функционалне до РТЛ.

=== АСИЦ ===

* ''[http://www.magma-da.com/products-solutions/digitaldesign/talusdesign.aspx TalusDesign]'' by [[Magma Design Automation]]

* ''[http://www.oasys-ds.com RealTime Designer]'' by Oasys Design Systems

* ''[http://domino.research.ibm.com/tchjr/journalindex.nsf/0b9bc46ed06cbac1852565e6006fe1a0/5588d005a20caff385256bfa0067f992?OpenDocument BooleDozer:]'' Logic synthesis tool by [[IBM]] (internal IBM EDA tool)

* [[Диаграм бинарног избора]]

* [[Функционална репрезентација]]

* -{''Electronic Design Automation For Integrated Circuits Handbook'', by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field of Electronic design automation. The above summary was derived, with permission, from Volume 2, Chapter 2, ''Logic Synthesis'' by Sunil Khatri and Narendra Shenoy.}-

* -{''A Consistent Approach in Logic Synthesis for FPGA Architectures'', by Burgun Luc, Greiner Alain, and Prado Lopes Eudes, Proceedings of the international Conference on Asic (ASICON), Pekin, October 1994, pp.&nbsp;104–107.}-

* {{citeCite book|editor=Laung-Terng Wang, Yao-Wen Chang, Kwang-Ting Cheng|title=Electronic design automation: synthesis, verification, and test|year=2009|author=Jie-Hong (Roland) Jiang, Srinivas Devadas|chapter=Logic synthesis in a nutshell|publisher=Morgan Kaufmann|isbn=978-0-12-374364-0|id=chapter 6|ref=harv}}

* {{cite book|author1=Gary D. Hachtel|author2=Fabio Somenzi|title=Logic synthesis and verification algorithms|year=1996|publisher=Springer|isbn=0-7923-9746-0}} -{also as published as softcover ISBN 0-387-31004-5 in 2006}-

* {{citeCite book|editor=Soha Hassoun, Tsutomu Sasao|title=Logic synthesis and verification|year=2002|publisher=Kluwer|isbn=978-0-7923-7606-4|ref=harv}}

[[CategoryКатегорија:Електронско инжињерство]]

[[CategoryКатегорија:Електронски дизајн]]

[[CategoryКатегорија:Дигитална електроника]]