Википедија

CMOS — разлика између измена

Интерактиван преглед историје
← Старија изменаНовија измена →
Садржај обрисан Садржај додат
ВизуелноВикитекст
м -pages
Autobot (разговор | доприноси)
1.572.075 измена
м cite book; козметичке измене
Ред 1:
[[ImageДатотека:CMOS Inverter.svg|thumb|right|-{CMOS}- инвертор (НЕ логичка капија)]]
'''Технологија комплементарног метал-оксид-полупроводника (-{CMOS}-)''' се користи за израду [[Интегрисано коло|интегрисаних кола]]. -{CMOS}- технологија се користи код [[Микропроцесор|микропроцесора]], [[Микроконтролер|микроконтеролера]], [[Статички РАМ|статичне RAM меморије]] и других [[Дигитална електроника|дигиталних логичких]] кола. -{CMOS}- технологија се такође користи за неколико аналогних кола као што су |слике сензоре (-{CMOS}- сензор), коннвертори података и високо интегрисани радио-примопредајници за више врста комуникација. Франк Ванлас патентирао је -{CMOS}- 1963. године.
 
-{CMOS}- се, такође, понекад односи и на „комплементарно-симетрични“ метал-оксид полупроводник (или COS-MOS).<ref>-{''COS-MOS'' was an RCA trademark, which forced other manufacturers to find another name — CMOS}-</ref> Фраза „комплементарно-симетриични“ односи се на чињеницу да типичан дигитални стил дизајнирања -{CMOS}- користи комплементарне и симетричне парове p типа и п типа метал оксид полупроводника ([[MOSFET operacioni pojačavači|MOSFET]]) за логичке функције.<ref>{{cite web|title=What is CMOS Memory?|url=http://wickedsago.blogspot.com/2011/04/what-is-cmos-memory.html|work=Wicked Sago|accessdate = 3. 3. 2013.}}</ref>
 
Две важне карактеристике -{CMOS}- уређаја јесу висок имунитет буке и мала статичка потрошња енергије. Будући да је један [[Транзистор|транзистор]] у пару увек искључен, серије комбинација црпи значајну енергију, али само моментално током пребацивања из укљученог у искључено стање. Сходно томе, CMOS уређаји не производе многе беспотребне топлоте као неке друге логичке форме, на пример, [[Транзистор транзистор логика|транзистор-транзистор логика]] (-{ТТL}-) или [[NMOS|-{NMOS}-]] (-{N}--тип -{MOS}-) логика, који обично имају неке трајне струје, чак и када се не мења стање. -{CMOS}- такође омогућава високу густину логичких функција на чипу. То је био главни разлог да -{CMOS}- постане најчешће коришћена технологија за имплементацију у -{VLSI}- чиповима.
 
Фраза "метал-оксид-полупроводник" ондоси се на физичку структуру одређених теренско-ефективних транзистора, који имају електроду са маталним вратим постављену на оксидни изолатор, који је на врху [[Полупроводник|полупроводничког]] материјала. Некада се користио [[алуминијум]], али данас се користи полисиликон. Друга метална врата су направила преокрет са појавом високих--{k}- диелектричних материјала у -{CMOS}- процесу, а објавио су их IBM и Intel за 45 нанометар чвор и шире.
Ред 10:
== Технички подаци ==
 
"CMOS" се односи и на посебан стил дизајна дигиталних кола и на фамилије процеса које се користе за имплементацију кола на интегрисаним колима (чиповима). CMOS коло расипа мање енергије од логичких фамилија отпорних на оптерећење. Од када се ова предност повећала и постала важнија, CMOS процеси и варијанте су почеле да доминирају, тако да се велика већина савремених интегрисаних кола производи на CMOS процесима.<ref>{{citeCite book |title= CMOS: circuit design, layout, and simulation |last= Baker|first= R. Jacob |year= 2008 |publisher= Wiley-IEEE |edition= Second |isbn= 978-0-470-22941-5 |page= xxix }}</ref> Од 2010. године, CPUs је са најбољим перформансама по вату сваке године, имао CMOS статичку логику од 1976. године.
 
CMOS кола користе комбинацију p канала и n канала матал-оксид полупроводничких теренско ефективних транзистора ([[MOSFET operacioni pojačavači|MOSFETs]]) за имплементацију [[Логичка капија|логичких врата]]. Иако CMOS лигика може да се имплементира са дискретним уређајима за демонстрације, комерцијални CMOS производи су интегрисана кола састављена од, до милион транзистора оба типа на правоугаоној плочи силицијума, површине између 10 и 400 mm2.
Ред 16:
== Инверзија ==
 
[[ImageДатотека:CMOS Inverter.svg|thumb|right|Статички CMOS инвертор]]
 
CMOS кола су конструисана на такав начин да сви PMOS (P-тип MOS) транзистори морају да имају или улаз из напајања или из другог PMOS транзистора. Слично, сви NMOS транзистори морају имати улаз или из земље или од другог NMOS транзистора. Састав PSMO транзистора ствара мали [[Електрични отпор|отпор]] између његовог извора и контактних одвода када су примењена ниско [[Електрични напон|напонска]] [[Капија|врата]] и велика отпорност када су примењена високо напонска врата. Са друге стране, састав NMOS транзистора ствара велики отпор између извора и одвода када су примењена ниско напонска врата и мали отпор када су примењена високо напонска врата. CMOS остварује редукцију струје допуњујући сваки nMOSFET са pMOSFET и спајајући оба врата и оба одвода. Високи напон на вратима узрокује да nМОСФЕТ проводи а pMOSFET не порводи, док ниски напон на вратима ради супротно. Ово уређење у великој мери смањује потрошњу енергије и стварање топлоте. Међутим, током пребацивања оба MOSFET-а кратко проводе како напон на вратима иде са једног у друго стање. Ово ставара кратак прекид у напајању и постаје озбиљан проблем на високим фреквенцијама.
Ред 32:
 
=== Логика ===
[[ImageДатотека:CMOS NAND.svg|right|thumb|125px|НИ логичка капија у CMOS]]
Комплексније логичке функције, као оне које укључују врата [[Логичка конјункција|'''И''']] и [[Дисјункција|'''ИЛИ''']], захтевају манипулисање путевима између врата при презентацији логике. Када се пут састоји од два редна транзистора, оба транзистора морају имати мали отпор за одговарајући мрежни напон, моделовање '''И'''. Када се пут састоји од два паралелна транзистора, или један или оба транзистора морају да имају мали отпор да би повезали извор мрежног напона са излазом, моделовање '''ИЛИ'''.
 
Ред 42:
 
=== Пример: Физички изглед НИ врата ===
[[ImageДатотека:CMOS NAND Layout.svg|right|thumbnail|150px|Физички слој НИ кола. The larger regions of N-type diffusion and P-type diffusion are part of the transistors. The two smaller regions on the left are taps to prevent [[latchup]].]]
[[ImageДатотека:CMOS fabrication process.svg|thumb|150px|Simplified process of fabrication of a CMOS inverter on p-type substrate in semiconductor microfabrication. Note: Gate, source and drain contacts are not normally in the same plane in real devices, and the diagram is not to scale.]]
 
Пример показује [[Логичко НИ|'''НИ''']] логички уређај нацртан као физичка репрезентација његове произведње. Дата је перспектива физичког изгледа, „птичија перспектива“, наслаганих слојева. Коло је конструисано од '''p''' типа подлоге. Полисиликон, дифузуја, и '''n–well''' (n-рупа) се односе на "базни слој", и уствари, они су уметнути у ровове '''p''' типа подлоге. Контакти успустављају везу продирањем кроз изолационе слојеве између базних слојева и првог металног слоја (метал 1).
Ред 51:
N уређај се производи на подлози Р типа, док се Р уређај призводи на N типу и n–well. „Додирнута“ подлога Р типа је је повезана са V<sub>SS</sub> и додирнути N-type n-well је повезан са V<sub>DD</sub>, да би се спречило горње затварање.
 
[[ImageДатотека:Cmos impurity profile.PNG|center|thumbnail|500px|Cross section of two transistors in a CMOS gate, in an N-well CMOS process]].
 
== Енергија: пребацивање и цурење ==
 
CMOS логика расипа мање енергије него NMOS логичка кола зато што CMOS расипа енергију само када се пребацује ("динамичка енергија"). На типичном ASIC у модерном 90 нанометарском процесу, пребацивање излаза може трајати 120 пикосекунди, а дешава се сваких 10 наносекунди. NMOS логика расипа енергију увек када је транзистор укључен, зато што постоји струјни пут од V<sub>dd</sub> to V<sub>ss</sub> кроз оптерећени отпорник и мрежу n-типа.
 
Статична CMOS врата су веома енергетски ефикасна зато што је расипање енергије сведено готово на нулу у стању мировања. Раније, на потрошњу енргије CMOS уређаја није се водило много рачуна приликом дизајна чипова. Фактори као што су брзина и површина су важани фактори током дизајна. Док се CMOS технологија кретала испод суб-микронског нивоа, потрошња енергије по јединици површине чипа се изузетно повећала.
Ред 81:
** '''Пуњење и пражњење капацитивног оптерећења'''
 
CMOS кола расипају енергију пуњењем разних капацитативних оптерећења (углавном капацитативност врата и жице, али такоће и капацитативност одвода и неких извора) кад год се замењују. У једном комплетном циклусу CMOS логике, струја протиче од V<sub>DD</sub> до капацитативног оптерећења да би га напунила, а потом тече од напуњеног капацитативног оптерећења до земље током пражњења. Зато током једног циклуса пуњења/пражњења, укупно Q=C<sub>L</sub>V<sub>DD</sub> је такво да се преноси од V<sub>DD</sub> до земље. Множи се са променом фреквенције на капациаттивном оптерећењу да би се добила употребљена струја, и множи се опет са напоном да би се добиле карактеристике замењене расуте енергије од стране CMOS уређаја: <math> P = C V^2 f </math>
 
Пошто већина врата не раде/пребацују у сваком временском цилусу, оне су често праћене <math>\alpha</math> фактором, који се зове активни фактор. Сада, динамично расипање енергије може бити поново написано као <math> P = \alpha C V^2 f </math>.
Ред 91:
Пошто постоји коначан пораст/пад времена и за pMOS и cMOS, за време преноса, на пример, из искљученог у укључено, оба транзистора ће бити укључена за кратак временски период у коме ће струја пронаћи пут директно од VDD до земље, стварајући кратки спој. Кратко расипање енергије кола повећава се порастом и смањењем времена транзистора.
 
Додатни облик потрошње енергије постаје значајан 1990. године пошто жице на чипу постају уже и дуже жице правећи већи отпор. CMOS врата на крајевима тих отпорних жица виде споре улазне транзиције. У средини ових промена, и NMOS и PMOS логичке мреже су делимично проводне, и струја тече директно од V<sub>dd</sub> до V<sub>SS</sub>. Енергија која се тако користи назива се crowbar енергија. Пажљиви дизаин, који избегава слабе избачене дугачке танке жице, је побољшао овај ефекат, а ''crowbar'' енергија је скоро увек значајно мања него енергија замене.
 
Да би убрзали дизаин, произвођачи су се окренули ка конструкцијама које имају ниже напонске прагове, али и зато што модерни NMOS транзистор, са V<sub>th</sub> од 200 mV, има значајан подпраг цурења струје. Дизајни (нпр. десктоп процесора) који укључују огроман број кола која се активно не мењају, још увек троше енергију због цурења струје. Цурење енергије је значајан део укупне потрошене енергије са таквим дизајном. Виши праг CMOS (Multi-threshold CMOS - MTCMOS), сада доступан ливницама, је један од приступа управљања церењем енергије. Са MTCMOS, високи V<sub>th</sub> транзистори се користе када брзина замене није критична, док се ниски V<sub>th</sub> транзистори користе за осетљиве путеве брзине. Даљи технолошки напретци, који користе чак и тања диелектрична врата, имају додатну компоненту цурења због [[Тунел ефекат|тунеловања]] струје кроз изузетно танка диелектрична врата. Коришћењем високе к-диелектрике, уместо [[Силицијум диоксид|слицијум диоксида]], добијају се конвенционална диелектрична врата, која дозвољавају сличне перфомансе уређаја али са дебљим изолатором врата, чиме се избегава цурење. Смањење у цурењу енергије коришћењем новог материјала и система дизајна је важан за одржавање квалитета CMOS.<ref>-{A good overview of leakage and reduction methods are explained in the book [http://www.springer.com/engineering/circuits+%26+systems/book/978-0-387-25737-2 Leakage in Nanometer CMOS Technologies] ISBN 0-387-25737-3.}-</ref>
 
== Аналогни CMOS ==
Ред 105:
== Једно-електронски CMOS транзистор ==
 
Ултра мали (L=20&nbsp;nm, W=20&nbsp;nm) CMOS транзистори постижу једноелектронски лимит када раде на веома ниским температурама, у распону од -269&nbsp;°C (4&nbsp;К) до -258&nbsp;°C (15&nbsp;К). Транзистор показује Coulomb блокаду због прогресивног пуњења једним по једним електроном. Број електрона затворен у каналу се преноси услед напона на вратима, стартујући пуњење од нула електрона, а онда може да се јави скуп од једног или више електрона.<ref>{{Cite journal
| last1 = Prati | first1 = E.
| last2 = De Michielis | first2 = M.
Ред 138:
 
== Литература ==
* {{Cite book |title= CMOS: circuit design, layout, and simulation |last= Baker|first= R. Jacob |year= 2008 |publisher= Wiley-IEEE |edition= Second |isbn= 978-0-470-22941-5 |page= xxix |ref=harv}}
{{refbegin}}
* {{cite book |author= Baker, R. Jacob |title=CMOS: Circuit Design, Layout, and Simulation, Third Edition |publisher=Wiley-IEEE |location= |year=2010 |page=1174 |isbn=978-0-470-88132-3 |oclc= |doi= |accessdate=}} http://CMOSedu.com
Линија 159 ⟶ 160:
* [http://www.kingswood-consulting.co.uk/giicm/ Распоред пинова за разне породице интегралних кола]
* [http://tams-www.informatik.uni-hamburg.de/applets/cmos/ -{CMOS gate description and interactive illustrations}-]
* [http://lasihomesite.com/ -{LASI] is a "general purpose" IC layout CAD tool. It is a free download and can be used as a layout tool for CMOS circuits.}-
 
[[Категорија:Електроника]]
Преузето из „https://sr.wikipedia.org/wiki/CMOS”