Taktni signal
U elektronici posebno u sinhronim digitalnim električnim kolima, taktni signal je specifičan tip signala koji osciluje između visokog i niskog stanja i koristi se kao metronom radi koordinisanja rada strujnih kola. Iako reč signal ima veći broj značenja, u ovom slučaju znači "prenosiva energija koja može nositi informacije“.
Taktni signal nastaje uz pomoć generatora takta. Iako postoje i kompleksnija uređenja, najčešće se koristi taktni signal u obliku kvadratnih talasa sa 50% dužnosti ciklusa, obično sa fiksiranom, konstantnom frekvencijom. Kola koja koriste taktni signal radi sinhronizovanja mogu postati aktivna na uzlaznoj ivici, silaznoj ivici, ili, u slučaju dvostruke brzine prenosa podataka, i na uzlaznoj i na silaznoj ivici taktnog ciklusa.
Digitalna kola uredi
Većina dovoljno kompleksnih integrisanih strujnih kola (IC-ovi) koristi taktni signal radi sinhronizacije različitih delova kola, kružeći manjom brzinom nego u najgorem slučaju širenja kašnjenja. U nekim slučajevima, potrebno je više od jednog taktnog ciklusa (kruga) za vršenje predvidive akcije. Kako IC-ovi postaju kompleksniji, tako i problem snabdevanja preciznih i sinhronizovanih takta svih kola postaje veći. Glavni primer takvih kompleksnih čipova je mikroprocesor, centralna komponenta modernih računara, koji se oslanja na takt kristalnog oscilatora. Jedini izuzetak su asinhrona kola kao što su asinhroni CPU-ovi.
Taktni signal takođe može biti "gejtovan", to jest, ukombinovan sa kontrolnim signalom koji uključuje ili isključuje taktni signal na određenom delu kola. Ova tehnika se često koristi u cilju štednje struje tako što efikasno isključuje delove digitalnog kola, koja u tom trenutku nisu u upotrebi, ali po cenu veće kompleksnosti u analizi takta.
Jednofazni takt uredi
Većina modernih sinhronih kola koristi samo "jednofazni takt" -- drugim rečima, efektivno prenose sve taktne signale na jednu žicu.
Dvofazni takt uredi
U sinhronim kolima, termin "dvofazni takt" se odnosi na taktni signal raspoređen na dve žice, od kojih je svaka sa pulsevima koji se ne preklapaju. Po običaju, jedna žica se zove "faza 1" ili "fi1", dok druga žica nosi "fazu 2" ili "fi2" signal.[1][2][3]
MOS IC-ovi su uglavnom koristili dvotaktni signal (dvofazni takt) sedamdesetih godina prošlog veka. To je izvedeno eksterno na 6800 i na 8080.[4] Sledeća generacija mikroprocesora je koristila generisanje takta na čipu. Model 8080 je imao takt od 2 MHz ali je obrada protoka bila slična onom od 1 MHz 6800. Modelu 8080 je potrebno više taktnih ciklusa za obavljanje zadate naredbe. Model 6800 je imao minimalnu brzinu radnog takta od 100 kHz do je model 8080 imao mogućnost zaustavljanja. Brže verzije oba modela mikroprocesora su puštene u proizvodnju do 1976. godine[5]
Model 6501. je zahtevao eksterni dvofazni generator takta.
MOS Technology 6502 je koristio istu dvofaznu logiku interno, ali je takođe bio opremljen dvofaznim taktnim generatorom na čipu, tako da mu je bio potreban samo jednofazni taktni input, što je dosta pojednostavilo dizajn.
Četvorofazni takt uredi
"Četvorofazni takt" ima taktne signale raspoređene na 4 žice(četvorofazna logika).[6]
Kod nekih ranijih procesora kao što je Nacionalni poluprovodnik IMP-16 porodica, koristi sevišefazni takt. U slučaju IMP-16, takt je imao 3 faze, svaka odvojena pod uglom od 90 stepeni, u cilju sinhronizacije operacija jezgra procesora i njegovi spoljašnjih komponenti.
Neki IC-evi koriste četvorofaznu logiku.
Fast 14 kompanije Intrinsity koristi višefazni takt.
Međutim, većina mikroprocesora i mikrokontrolera koristi jednofazni takt.
Multiplikator takta uredi
Većina modernih mikroračunara koristi "multiplikator takta" koji multiplicira nisko frekventni spoljašnji takt do prikladne brzine radnog takta mikroprocesora. Ovo omogućava CPU-u da radi na mnogo višoj frekvenciji nego ostatak računara, što dovodi do boljih performansi u situacijama gde CPU ne mora da čeka spoljnji faktor (npr. memorija input/output).
Dinamička promena frekvencije uredi
Velika većina digitalnih uređaja ne zahteva takt koji operiše na fiksnoj, konstantnoj frekvenciji.
Dokle god su minimalni i maksimalni takt pod kontrolom, vreme između ivica takta može varirati od jedne do druge ivice i nazad.
Takvi digitalni uređaji rade podjednako dobro sa generatorom takta koji dinamički menja frekvenciju, kao što je široki spetrum generisanog takta, dynamic frequency scaling, PowerNow!, Cool'n'Quiet, SpeedStep, itd.
Uređaji koji koriste statičku logiku čak i nemaju maksimalni takt; takvi uređaji se mogu usporiti i pauzirati na neodređeno vreme, da bi kasnije nastavili sa radom pri najvišem taktu.
Ostala kola uredi
Neka osetljiva kola mešanog signala, kao što su precizni analogno digitalni konverter, koriste sinusne talase umesto kvadratnih talasa za taktni signal, zato što kvadratni talasi sadrže visokofrekventne harmonike koje mogu da ometaju rad analognog kola i prave signalna buka|buku. Takvi sinusni talasi su često diferencijalni signali, jer ovaj tip signala ima duplo veći slew rate, i zbog toga duplo manje single-ended signale sa istim voltažnim rangom. Diferencijalni signali zrače slabije nego jednolinijski signali.
Kod CMOS kola, kapacitivnosti gejta se kontinualno pune i prazne. Kondenzator ne rasipa energiju, već se energija koristi na rad tranzistora. Kod reverznog računarstva, indukatori se mogu koristiti za skladištenje energije i redukciju gubitka energije, ali su uglavnom prilično veliki. Sa druge strane, korišćenjem sinusnih talasnih taktova CMOS prenosni gejt i tehnike za štednju energije, zahtevi za količinu struje mogu se smanjiti.
Distribucija uredi
Najefikasniji način za snabdevanje svakog dela čipa taktnim signalom, uz minimalno traćenje je metalna rešetka. Kod velikih mikroprocesora, struja koja se koristi za pokretanje taktnog signala može iznositi preko 30% ukupne struje za ceo čip. Celokupna struktura sa kapijama na krajevima i svim pojačalima između se mora opteretiti i skinuti tokom svakog kruga. Radi štednje energije, taktni gejt privremeno isključuje deo drveta.[7][8] To save energy, clock gating temporarily shuts off part of the tree.
Taktna raspodela mreže (ili taktno drvo, kada ova mreža formira drvo) raspoređuje taktne signale od zajedničke tačke, do svih elemenata kojima je potrebna. S obzirom na to da je ova funkcija ključna za električne mreže koje se koriste u njihovoj distribuciji. Taktni signali često smatraju jednostavnim kontrolnim signalima; međutim, ovi signali imaju neke veoma specijalne karakteristike i atribute.
Taktni signali se učitavaju sa najvećim fanout-om i rade pri najvećim brzinama bilo kog signala unutar sinhronog sistema. S obzirom da su signali podataka snabdeveni vremenskom referencom taktnih signala, takt talasne forme moraju naročito biti čisti i oštri. Štaviše, ovi taktni signali su pogođeni tehnološkim merenjem (vidi Murov zakon), u tom dugom globalnom povezivanju, linije postaju prilično otporne uz smanjivanje. Ovaj povećani otpor linija je jedan od primarnih razloga za povećanje važnosti taktne raspodele na sinhrone performanse. Naposletku, kontrola bilo kojih razlika i nesigurnosti u vremenu pristizanja taktnog signala može znatno ograničiti maksimalni učinak celog sistema i stvoriti katastrofalne "race" uslove, u kojima pogrešni signal podataka može izazvati rezu u registru.
Većina sinhronih digitalnih sistema se sastoje od kaskadnih nagiba sekvencijalnih registra sa kombinovanom logikom između svakog kompleta registara. Funkcionalni zahtevi digitalnih sistema su zadovoljeni logičkim fazama. Svaka logička faza unosi kašnjenje koje utiče na vremenske performanse i vremenske performanse digitalnog dizajna se mogu proceniti u relaciji sa vremenskim zahtevima korišćenjem analize vremena. Često se moraju razmatrati vremenski zahtevi. Na primer, globalne performanse i lokalni vremenski zahtevi mogu biti zadovoljeni pažljivim ubacivanjem registara za protočnu obradu u jednako udaljene vremenske prozore radi zadovoljavanja ključnih vremenskih ograničenja za najgori slučaj. Pravilan dizajn mreže za distribuciju takta pomaže nam da budemo sigurni da će kritični zahtevi za vreme biti zadovoljeni i da ne postoje "race conditions" (vidi takođe clock skew).
Komponente za usporavanje, koje čine glavni sinhroni sistem sastoje se od naredna 3 individualna podsistema: elementi za skladištenje memorije, logički elementi i kola za izvođenje takta i distribuciju mreže.
Nove strukture su trenutno u stadijumu razvoja, ne bi li se prevazišli ovi problemi i obezbedila efikasna rešenja. Bitne oblasti istraživanja rezonantne tehnike za izvođenje takta, otpičko povezivanje na bazi čipa i lokalne metode za sinhronizaciju.
Vidi još uredi
Napomene uredi
- Adaptiran iz Eby Friedman Arhivirano na sajtu Wayback Machine (12. avgust 2014)'s column in the ACM SIGDA e-newsletter by Igor Markov
- Original text is available at https://web.archive.org/web/20100711135550/http://www.sigda.org/newsletter/2005/eNews_051201.html
Reference uredi
- ^ Two-phase non-overlapping clock generator, Tams-www.informatik.uni-hamburg.de, Arhivirano iz originala 26. 12. 2011. g., Pristupljeno 8. 1. 2012
- ^ Concepts in Digital Imaging - Two Phase CCD Clocking, Micro.magnet.fsu.edu, Pristupljeno 8. 1. 2012
- ^ Cell cgf104: Two phase non-overlapping clock generator, Hpc.msstate.edu, Arhivirano iz originala 08. 02. 2012. g., Pristupljeno 8. 1. 2012
- ^ „How to drive a microprocessor”. Electronics. New York: McGraw-Hill. 49 (8): 159. 15. 4. 1976.Motorola's Component Products Department je prodala hibridne IC-ove koji su imali kvarcni oscilator. Ovi IC-ovi su proizvodili dvofazne nepreklapajuće talasne oblike koje su zahtevali 6800 i 8080. Kasnije je Intel proizveo 8224 generator takta i Motorola je proizvela MC6875. Intel 8085 i Motorola 6802 su sadržali električna kola na mikroprocesorskom čipu.
- ^ „Intel's Higher Speed 8080 μP” (PDF). Microcomputer Digest. Cupertino CA: Microcomputer Associates. 2 (3): 7. 1975. Arhivirano iz originala (PDF) 23. 01. 2019. g. Pristupljeno 24. 12. 2013.
- ^ Concepts in digital imaging - Four Phase CCD Clocking, Micro.magnet.fsu.edu, Pristupljeno 8. 1. 2012
- ^ Shimpi, Anand Lal (2008), Intel's Atom Architecture: The Journey Begins
- ^ Bolotoff, Paul V. (2007), Alpha: The history in facts and comments, Arhivirano iz originala 18. 02. 2012. g., Pristupljeno 24. 12. 2013, „power consumed by the clock subsystem of EV6 was about 32% of the total core power. To compare, it was about 25% for EV56, about 37% for EV5 and about 40% for EV4.”
Literatura uredi
- E. G. Friedman (Ed.). Clock Distribution Networks in VLSI Circuits and Systems. ISBN 978-0-7803-1058-2 , IEEE Press. 1995.
- Friedman, E.G. (2001). „Clock Distribution Networks in Synchronous Digital Integrated Circuits”. Proceedings of the IEEE. 89 (5): 665—692. doi:10.1109/5.929649.
- The ISPD 2010 clock-network synthesis contest organized by IBM Research and Intel Research http://archive.sigda.org/ispd/contests/10/ispd10cns.html
- D.-J. Lee, ``High-performance and Low-power Clock Network Synthesis in the Presence of Variation, Ph.D. dissertation, University of Michigan, 2011, http://www.eecs.umich.edu/~imarkov/pubs/diss/DJdiss.pdf
- I. L. Markov, D.-J. Lee, ``Algorithmic Tuning of Clock Trees and Derived Non-Tree Structures, in Proc. Int'l. Conf. Comp.-Aided Design (ICCAD) 2011, http://www.eecs.umich.edu/~imarkov/pubs/conf/iccad11-tuto.pdf
- V. G. Oklobdzija, V. M. Stojanovic, D. M. Markovic, and N. M. Nedovic. Digital System Clocking: High-Performance and Low-Power Aspects. ISBN 978-0-471-27447-6 , IEEE Press/Wiley-Interscience, 2003.
- The power of RTL Clock-gating by Mitch Dale, https://web.archive.org/web/20131224102708/http://chipdesignmag.com/display.php?articleId=915