Programabilni ROM — разлика између измена
Садржај обрисан Садржај додат
мНема описа измене |
Спашавам 6 извора и означавам 0 мртвим.) #IABot (v2.0.8 |
||
Ред 7:
PROM memorija je pronađena 1956 od strane Wen Tsing Chow, tokom rada za Arma Division Američke Bosch Arma korporacije u Garden city-u, New York. Pronalazak je bio posledica zahteva Američkih Air Force jedinica da se napravi fleksibilniji i sigurniji način skladištenja konstanti meta u Atlas E/F ICBM avionskom digitalnom računaru. Patent i tehnologija bili su čuvani u tajnosti nekoliko godina dok se računar Atlas E/F kao glavni računar za navođenje raketa. Termin „spržiti“, koji referencira na proces programiranja PROM-a, je takože u originalnom patentu, pošto je originalna implementacija bila bukvalno prženje internih dlaka dioda sa strujom preopterećenoj da proizvede neprekidnost kola. Prvi PROM programabilni uređaj takođe je razvijen od strane Arma inžinjera pod direktivama gospodina Chow-a, a bili su locirani u laboratoriji Arma Garden City u glavnom štabu Strategijske komande vazduhoplovstva.
Komercijalni poluprovodnički antiosigurač programatori bili su dostpuni od oko 1969. godine, sa inicijalnim antiosigurač bit-nim ćelijama zavisnim od kondenzatora između ukrštenih provodnih linija. Texas instruments kompanija razvila je MOS gate-oxide breakdown antifuse 1979. godine.<ref>See [http://patimg2.uspto.gov/.piw?Docid=4184207&idkey=NONE US Patent 4184207] {{Wayback|url=http://patimg2.uspto.gov/.piw?Docid=4184207&idkey=NONE |date=20180427183945 }} - High density floating gate electrically programmable ROM, and [http://patimg2.uspto.gov/.piw?Docid=4151021&idkey=NONE US Patent 4151021] {{Wayback|url=http://patimg2.uspto.gov/.piw?Docid=4151021&idkey=NONE |date=20151016080758 }} - Method of making a high density floating gate electrically programmable ROM</ref> Dual-gate-oxide dvo-tranzistorni (2T) MOS antifuse predstavljen je 1982. godine.<ref>[http://www.chipestimate.com/techtalk/techtalk_071218.html Chip Planning Portal]. ChipEstimate.com. Retrieved on 2013-08-10.</ref> Ranije oxide breakdown tehnologije izazivale su različite tipove problema skaliranja, programiranja, veličine i probleme proizvodnje koji su smanjivali obim proizvodnje urežaja baziranih na ovoj tehnologiji.
Iako je antiosigurač OTP tehnologija dostupna decenijama, nije bila dostupna u CMOS standardu do 2001. godine kada je kompanija Kiloplass Technology Inc. patentirala 1T, 2T i 3.5T antiosigurač bit ćelijsku tehnologiju korišćenjem standardnog CMOS procesa, uključujući integraciju PROM-a u logičke CMOS čipove. Prvi čvor procesa antifuse-a koji može biti implementiran u standardu CMOS-a je 0.18mm. U 2005. split channel antifuse uređaj je predstavljen od strane Sidense-a.Ova split channel bit ćelija kombinuje debele(IO) i tanke(kapije) oksidne uređaje u jednom tranzistoru(1T) sa zajedničkom polislikionskom kapijom.
Ред 21:
== Literatura ==
* View the US "Switch Matrix" Patent #3028659 at [http://patimg2.uspto.gov/.piw?Docid=03028659&idkey=NONE US Patent Office] {{Wayback|url=http://patimg2.uspto.gov/.piw?Docid=03028659&idkey=NONE |date=20151016080757 }} or [http://www.google.com/patents?id=ydtHAAAAEBAJ Google]
* View Kilopass Technology Patent US "High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown" Patent #6940751 at [http://patimg2.uspto.gov/.piw?Docid=6940751&idkey=NONE US Patent Office] {{Wayback|url=http://patimg2.uspto.gov/.piw?Docid=6940751&idkey=NONE |date=20150904051044 }} or [http://www.google.com/patents/about?id=bM0VAAAAEBAJ Google]
* View Sidense US "Split Channel Antifuse Array Architecture" Patent #7402855 at [http://patimg2.uspto.gov/.piw?Docid=7402855&idkey=NONE US Patent Office] {{Wayback|url=http://patimg2.uspto.gov/.piw?Docid=7402855&idkey=NONE |date=20150904051044 }} or [http://www.google.com/patents?id=AYOZAAAAEBAJ Google]
* View the US "Method of Manufacturing Semiconductor Integrated Circuits" Patent #3634929 at [http://patimg2.uspto.gov/.piw?Docid=3634929&idkey=NONE US Patent Office] {{Wayback|url=http://patimg2.uspto.gov/.piw?Docid=3634929&idkey=NONE |date=20150904051044 }} or [http://www.google.com/patents?id=9MEzAAAAEBAJ Google]
* For the Advantages and Disadvantages table, see Ramamoorthy, G: "Dataquest Insight: Nonvolatile Memory IP Market, Worldwide, 2008-2013", page 10. Gartner, 2009
| |||