Paralelizam na nivou memorije

Paralelizam na nivou memorije ili MLP je termin u računarskoj arhitekturi koji se odnosi na mogućnost da postoje više memorijskih operacija na čekanju, posebno promašaji keša ili promašaji bafera asocijativnog prevođenja, u isto vreme.

U jednom procesoru, MLP se može smatrati oblikom paralelizma na nivou instrukcije (PNI). Međutim, PNI se često meša sa superskalarom, mogućnosti da se izvrše više od jedne instrukcije odjednom. Na primer, procesor Intel Pentium Pro je superskalar koji može da započne izvršavanje pet različitih mikroinstrukcija u ciklusu, ali može da izdrži četiri različita promašaja keša za do 20 različitih load mikroinstrukcija bilo kad.

Moguće je imati mašinu koja nije superskalarali koja ima visoku MLP.

Mašina koja nema PNI, koja nije superskalar, koja izvršava jednu instrukciju odjednom ali koja izvršava hardveski prefetching (ne prefetching sa softverskom instrukcionom nivou) eksponira MLP ali bez PNI. Ovo je zato što postoje više istaktnutih memorijskih operacija, ali ne i instrukcija. Instrukcije se često mešaju sa operacijama.

Dalje, višeprocesorski i višenitni računarski sistemi mogu ekponirati MLP ili PNI zbog paralelizma. Međutim, često ograničavamo značenje termina MLP ili PNI na ekstraktovanje takvog paralelizma od ne-paralelnog jednonitnog koda.

Literatura

• "Enhancing memory level parallelism via recovery-free value prediction." H. Zhou and T. M. Conte. Proceedings of the 17th Annual International Conference on Supercomputing, ICS 2003.
• "A Case for MLP-Aware Cache Replacement", Moinuddin K. Qureshi, Daniel N. Lynch, Onur Mutlu, Yale N. Patt. Proceedings of the 33rd annual International Symposium on Computer Architecture (ISCA), 2006.
• "MLP-Aware Runahead Threads în a Simultaneous Multithreading Processor"(paper). Craeynest, K. Van, S. Eyerman, L. Eeckhout. Proc. of The 4th HiPEAC Int. Conf., Paphos, Cyprus, January 2009.
• "Microarchitecture optimizations for exploiting memory-level parallelism", Yuan Chou, B. Fahs, and S. Abraham, Computer Architecture, 2004. Proceedings. 31st Annual International Symposium on 2004.
• "Coming challenges in microarchitecture and architecture", Ronen, R.; Mendelson, A.; Lai, K.; Shih-Lien Lu; Pollack, F.; Shen, J.P. Proceedings of the IEEE Volume: 89 Issue: 3 Mar 2001
• "MLP yes! ILP no!" (abstract / slides), A. Glew. In Wild and Crazy Ideas Session, 8th International Conference on Architectural Support for Programming Languages and Operating Systems, October 1998.