Википедија

DDR4 SDRAM

U računarstvu, DDR4 SDRAM, skraćenica za četvrta generacija sinhrone dinamičke memorije nasumičnog pristupa sa dvostrukom brzinom prenosa podataka, je tip sinhrone dinamičke memorije sa slučajnim pristupom (SDRAM) sa interfejsom visoke propusnosti, koji bi trebalo da se pojavi na tržištu tokom 2013. e godine.[1][2][3] To je jedna od najnovijih varijanti dinamičke memorije sa slučajnim pristupom (DRAM), od kojih su neke u upotrebi još od početka 1970-ih,[4] i predloženi brži naslednik DDR2 i DDR3 tehnologija. Nije kompatibilna ni sa jednim od ranijih tipova memorije sa slučajnim pristupom (RAM) usled različitih signalnih napona, fizičkog interfejsa i drugih faktora.

Prednosti uredi

Glavna prednost u odnosu na DDR3, je što poseduje višu frekvencu radnog takta i veću brzinu prenosa podataka. Podržava od 2133 do 4266 MT/s (milion transfera po sekundi) u poređenju sa od 800 do 2133 MT/s kod DDR3.[5][6][7] i niži napon (1.05–1.2 V za DDR4,[6] u poređenju sa 1.2–1.65 V za DDR3) sa identičnom jačinom struje.[8] DDR4 takođe donosi promenu u topologiji. Odbacuje se pristup povezivanja više modula po memorijskom kanalu u korist jedan-na-jedan topologije gde je svaki kanal memorijskog kontrolera povezan na jedan modul memorije.[6][9] Promenljivi memorijski prostori su takođe očekivana opcija na serverima.[6]

Razvoj i marketinška istorija uredi

Telo za standardizaciju JEDEC je počelo sa radom na nasledniku DDR3 oko 2005-e,[10] oko 2 godine pre pojave DDR3 u 2007.[11][12] Detaljna arhitektura DDR4 je trebalo da bude završena tokom 2008-e.[13]

Neke značajnije informacije su objavljene 2007-e,[14] i zvaničnik Qimonda-e je objavio dodatne detalje u prezentaciji tokom Intel Developer Foruma (IDF) u avgustu 2008-e.[14][15][16][17] Za DDR4 je rečeno da koristi 30 nm proces izrade na 1.2 volta, sa frekvencom magistrale od 2133 MT/s "standardne" brzine i 3200 MT/s "entuzijaističke" brzine, i da će stići na tržište tokom 2012-e, pre prelaska na 1 volt u 2013.[15][17]

Zatim, dodatni detalji su otkriveni tokom MemCon 2010 sajma računarske industrije u Tokiju, na kome je prezentacija direktor JEDEC-a pod nazivom "Vreme je da promislimo DDR4"[18] sa slajdom nazvanimd "Novi putokaz: Realističniji putokaz je 2015-a" navela neke sajtove da napišu izveštaj kako je predstavljanje DDR4 verovatno[19] ili sigurno[20][21] odloženo do 2015-e. Međutim, test uzorci DDR4 su se pojavili u skladu sa originalnim rasporedom tokom rane 2011. e godine kada su proizvođači počeli da tvrde da su masovna proizvodnja i izlazak na tržište zakazani za 2012.[1]

DDR4 je trebalo da predstavlja 5% tržišta DRAM memorija tokom 2013-e,[1] i da dostigne masovno tržište i 50% marketinške zastupljenosti oko 2015-e;[1] Od 2013-e je, međutim, prihvatanje DDR4 bilo odloženo i ne očekuje se masovna tržišna zastupljenost pre 2016-e ili kasnije.[22] Prelazak sa DDR3 na DDR4 je time duži od prosečnih 5 godina koliko je trebalo za DDR3 da preuzme masovno tržište od DDR2.[6] Ovo je delom zbog toga što potrebne promene na drugim komponentama obuhvataju sve druge delove računarskog sistema, koji moraju biti nadograđeni da rade sa DDR4 memorijom.[5]

U februaru 2009-e, Samsung nostrifikovao proces izrade od 40 nm za DRAM čipove, što je smatrao "značajnim korakom" u razvoju DDR4[23] još od 2009-e, kada su DRAM čipovi tek započeli migraciju na 50 nm proces izrade.[24] Januara 2011-e, Samsung je najavio početak testiranja 2 GB DDR4 DRAM modula baziranom na procesu izrade između 30 i 39 nm.[25] Ima maksimalnu brzinu transfera podataka od 2133 MT/s na 1.2 V, koristi pseudo open drain tehnologiju (adaptiranu sa grafičke DDR memorije[26]) i troši 40% manje energije u odnosu na ekvivalentni DDR3 modul.[25][27][28]

Tri meseca kasnije u aprilu 2011, Hynix najavljuje proizvodnju DDR4 modula od 2 GB na 2400 MT/s, koji takođe radi na 1.2 V i procesu izrade između 30 i 39 nm (tačan proces nije naveden),[1] dodajući da očekuje početak masovne proizvodnje u drugoj polovini 2012.[1] Poluprovodnički proces za DDR4 bi trebalo da spadne ispod 30 nm u periodu između kraja 2012 i 2014.[6][29]

U maju 2012-e Micron Micron najavljuje[2]da cilja na kraj 2012-e za početak proizvodnje za 30 nm module.

U julu 2012-e, Samsung najavljuje da je počeo sa proizvodnjom uzoraka prvih baferovanih modula od 16 GB (RDIMM) koristeći DDR4 SDRAM za servere u preduzećima.[30][31]

U septembru 2012-e JEDEC je izdao finalnu specifikaciju za DDR4.

Tržišna percepcija i perspektive uredi

U aprilu 2013, novinar kod International Data Group (IDG) - američki tehnološko istraživačka firma koja je izvorno deo IDC - je napravio analizu svoje percepcije bezane za DDR4 SDRAM.[32] Zaključci su da povećana popularnost prenosnih računara i drugih uređaja koji koriste sporiju ali štedljiviju memoriju, usporenje razvoja u sektoru tradicionalnih desktop računara, i konsolidacija memorijskog tržišta, znače da su marže na RAM memoriju uske. Kao rezultat, teže je bilo postići ciljanu prvobitnu visoku cenu za prozvod koji je nov na tržištu, i kapacitet je prebačen na druge sektore; Proizvođači SDRAM memorija i čipsetova su donekle zatečeni u problemu "kokoške i jajeta" gde, prema izvoru iSupply, "niko neće da plati visoku cenu za DDR4 proizvode, a proizvođači ne žele da proizvode memoriju ako neće dobro da zarade“.[32] Promena u raspoloženju tržišta ka desktop računarstvu i predstavljanje čipsetova sa DDR4 podrškom od strane Intela i AMDa bi potencijalno mogli dovesti do "agresivnog" rasta.[32]

Implementacije uredi

Intelov plan za Haswell-E arhitekturu u 2014-oj je otkrio da će kompanija prvi put upotrebiti DDR4 SDRAM kod Haswell-E procesora.[33] Slično, AMD će uvesti podršku za DDR4 sa Hierofalcon čipsetom i 2014-oj.[34]

Tehničke specifikacije uredi

Novi čipovi će koristiti izvor struje od 1.2 V[35]‍:16[36][37] sa pomoćnim naponom od 2.5 V zvani VPP,[35]‍:16, nasuprot standardnih 1.5 V kod DDR3 čipova, i niskonaponskim varijantama od 1.05 V koje će se pojaviti 2013-e. Očekuje se da DDR4 bude predstavljen sa brzinom transfera od 2133 MT/s,[35]‍:18 predviđenom da poraste do potencijalnih 4266 MT/s[5] do 2013-e. Minimalna brzina prenosa od 2133 MT/s je rezultat napretka napravljenog sa DDR3, koji dostiže do 2133 MT/s, pa nije bilo poente predstavljati DDR4 na manjoj brzini od te.[5][6] Techgage je tvrdio da Samsungov test uzorak iz januara 2011-e ima CAS kašnjenje od 13 ciklusa takta, što je srazmerno prelasku sa DDR2 na DDR3.[26]

Interni blokovi su povećani na 16 (4 bitova za izbor bloka), sa do 8 redova po modulu.[35]‍:16

Promene u protokolu uključuju:[35]‍:20

  • Parnost na komandnoj/adresnoj magistrali
  • Inverzija magistrale podataka (kao kod GDDR4)
  • Ciklična redundantna provera (CRC) na magistrali podataka
  • Nezavisno programiranje individualnih memorija (DRAM) na modulu

Povećana gustina memorije je očekivana, verovatno korišćenjem TSV ("through-silicon via") ili drugih trodimenzionalnih itegrisanih kola.[5][6][9][38] DDR4 specifikacija će uključivati standardizovano slaganje trodimenzionalnih integrisanih kola od samog starta prema rečima JEDEC-a,[38] sa zalihom do 8 naslaganih čipova.[35]‍:12 X-bit Labs je predvideo "da će kao rezultat DDR4 memorijski čipovi visoke gustine postati relativno jeftini“.[5] Predohvat ostaje na 8n[35]‍:16 sa grupama blokova, uključujući korišćenje dve ili četiri selektivne grupe blokova.[39]

DDR4 takođe najavljuje promenu u topologiji. Odbacuje se pristup magistrale na koju je povezano više modula u korist jedan-na-jedan topologije gde je svaki kanal memorijskog kontrolera povezan na jedan modul.[6][9] Ovo nastavlja trend već viđen kod ranijeg prelaska sa PCI na PCI Express, gde je paralelizam pomeren sa interfejsa na kontroler,[9] i verovatno će pojednostaviti tajming u modernim brzim magistralama podataka.[9] Promenljivi memorijski prostori su takođe očekivana opcija za servere.[6][9]

Tokom 2008-e, javila se zabrinutost u knjizi Wafer Level 3-D ICs Process Technology da neskalirajući analogni elementi kao što su pojačivači struje i regulatori napona, i ostala kola "dozvoljavaju značajno povećanje u protoku ali zahtevaju veću površinu čipa“. Primeri uključuju CRC detekciju grešaka, terminaciju na čipu, rasprsnut hardver, programabilni pajplajn, niska impedansa, i povećana potreba za sens pojačalima (usled smanjenja broja bitova u bitliniji zbog niskog napona). Autori su napomenuli da je kao rezultat, površina čipa korišćena za memorijski niz opadala vremenom od 70–78% kod SDRAM i DDR1, preko 47% za DDR2, do 38% za DDR3 i potencijalno na manje od 30% za DDR4.[40]

Specifikacija definiše standarde za x4, x8 i x16 memorijske uređaje kapaciteta od 2, 4, 8 i 16Gib.[41]

Šifrovanje komandi uredi

Iako fundamentalno i dalje isto funkcioniše, DDR4 donosi jednu značajnu promenu u format komandi korišćen kod prethodnih SDRAM generacija. Novi komandni signal /ACT na niskom nivou označava aktiviraj (open row) komandu.

Aktiviraj komanda zahteva više adresnih bitova nego bilo koja druga (adresni bitovi od 18 redova kod 8 Gb modula), pa su standardni /RAS, /CAS i /WE signali deljeni sa adresnim bitovima višeg reda koji nisu u upotrebi kada je /ACT na visokom logičkom nivou. Kombinacija /RAS=L, /CAS=H i /WE=H koji su prethodno kodirali aktiviraj komandu se ne koristi.

Kao i kod prethodnih SDRAM kodiranja, A10 se koristi da izabere varijante komandi: automatsko pretpunjenje kod komandi čitanja i pisanja, i jedan blok protiv svih blokova za komandu pretpunjenja. Takođe selektuje dve varijante ZQ kalibracione komande.

In addition, A12 is used to request burst chop: truncation of an 8-transfer burst after 4 transfers. Although the bank is still busy and unavailable for other commands until 8 transfer times have elapsed, a different bank can be accessed.

Takođe, broj adresa blokova je znatno povećan. Postoje 4 bita odabira bloka, radi odabira do 16 blokova unutar svake DRAM: 2 bita za adresiranje bloka (BA0, BA1), i 2 za adresiranje grupe blokova (BG0, BG1). Postoje dodatne taktovne restrikcije pri pristupanju blokovima unutar iste grupe blokova; brže je pristupiti bloku iz druge grupe blokova.

Postoje i 3 signala odabira čipa (C0, C1, C2), koji omogućuju da se do 8 naslaganih čipova smesti unutar jednog DRAM paketa. Oni efektivno služe kao tri dodatna bita odabira bloka, što daje ukupno do 7 (128 mogućih blokova).

kodovi DDR4 komandi[42]
/CS BGn, BAn /ACT A17 A16
/RAS		 A15
/CAS		 A14
/WE		 A13 A12 A11 A10 A9–0 Komanda
H — x — Ukloni selekciju (nema operacije)
L blok L adresa reda Aktiviraj (activate): otvori red
L x H x H H H — x — Nema operacije
L x H x H H L x dugo x ZQ Kalibracija
L blok H x H L H x BC x AP Kolona Čitanje (BC=burst chop)
L blok H x H L L x BC x AP Kolona Upisivanje (AP=auto-precharge)
L x H x L H H — x — (Nedodeljen, rezervisan)
L x H x L H L x H x Unapred napuni sve blokove
L blok H x L H L x L x Unapred napuni jedan blok
L x H x L L H — x — Osveži
L registar H 0 L L L 0 podaci Postavi mod registre (MR0–MR6)

Napomena: x bitovi su nevažne vrednosti ("don't care"), ali moraju imati ispravan napon, ili 0 ili 1.

Standardne brzine transfera su 1600, 1866, 2133 i 2400 MT/s.[42] (12/15, 14/15, 16/15 i 18/15 GHz brzine radnog takta, dvostruka brzina prenosa). 2666 i 3200 MT/s (20/15 i 24/15 GHz brzine radnog takta) su dostupne, ali specifikacije još nije dovršnjna.

Razmatranja dizajna uredi

Neke ključne tačke za dizajn integrisanih kola i štampanih ploča su identifikovane od strane DDR4 tima u Micron Technology:[43]

Dizajn integrisanih kola:[43]

  • VrefDQ kalibracija (DDR4 "zahteva da VrefDQ kalibracija bude izvršavana od strane kontrolera");
  • Nove šeme adresiranja ("grupisanje blokova", ACT_n kao zamena za RAS#, CAS#, i WE# komande, PAR i Alert_n for error checking i DBI_n za inverziju magistrale podataka);
  • Nova svojstva za čuvanje energije (automatsko samoosvežavanje uz malu potrošnju struje, osvežavanje kontrolisano temperaturom, osvežavanje sa finom granulacijom, inverzija magistrale podataka, i CMD/ADDT kašnjenje).

Dizajn štampane ploče:[43]

  • Novi izvori napajanja (VDD/VDDQ na 1.2V i VPP na 2.5V);
  • VrefDQ mora biti interno povezan na DRAM dok je VrefCA povezan spoljašnje sa ploče;
  • DQ pinovi isključuju visoko pomoću pseudo-open-drain ulaza/izlaza (ovo se razlikuje od CA pinova kod DDR3 koji su centralno zakačeni za VTT).[43]

Pakovanje modula uredi

DDR4 memorija dolazi u moduli od 288 pinova, analogno 240-pinskim DDR2/DDR3 modulima.[35]‍:11 Pinovi su postavljeni bliže jedan drugom (0.85 mm umesto 1.0) da bi zadovoljili standardnu (133.35 mm) dužinu modula, visina neznatno povećana na (31.25 mm umesto 30.35 mm) da bi se olakšalo usmeravanje signala, i debljina je povećana (na 1.2 mm sa 1.0) da bi se smestilo više signalnih slojeva.

DDR4 SO-DIMM moduli imaju 256 pinova (umesto 204), međusobno zbijenih (na razmak od 0.5 mm umesto 0.6), širi su za 1.0 mm (68.6 mm umesto 67.6), ali zadržavaju istu visinu od 30 mm.[35]‍:11

Reference uredi

  1. ^ a b v g d đ „Hynix produces its first DDR4 modules”. behardware.com. 5. 4. 2011. Arhivirano iz originala 15. 04. 2012. g. Pristupljeno 14. 4. 2012.  |first1= zahteva |last1= u Authors list (pomoć)
  2. ^ a b Micron teases working DDR4 RAM, engadget.com, 8. 5. 2012, Pristupljeno 8. 5. 2012 
  3. ^ „Samsung mass-produces DDR4”. Pristupljeno 31. 8. 2013. 
  4. ^ The DRAM Story (PDF), www.ieee.org, 2008, str. 10, Arhivirano iz originala (PDF) 4. 6. 2011. g., Pristupljeno 23. 1. 2012 
  5. ^ a b v g d đ Shilov, Anton (16. 8. 2010), Next-Generation DDR4 Memory to Reach 4.266 GHz, Xbitlabs.com, Arhivirano iz originala 19. 12. 2010. g., Pristupljeno 3. 1. 2011 
  6. ^ a b v g d đ e ž z i 後藤 弘茂 ("Gotou Shigehiro"). „メモリ4Gbps時代へと向かう次世代メモリDDR4 ("Towards Next-Generation 4Gbps DDR4 Memory")”. 2010-08-16. PC Watch (Japan). Pristupljeno 25. 4. 2011.  (English translation)
  7. ^ At the time of publication DDR3 was described as reaching a limit at 2133 MHz; since then a wide range of DDR3 memory with speeds of 2400 or higher have become available, so the cited upper limit is now outdated.
  8. ^ Samsung announces 16GB DDR4 DIMM to be released in 2014 :: TweakTown USA Edition
  9. ^ a b v g d đ Swinburne, Richard (26. 8. 2010). „DDR4: What we can Expect”. bit-tech.net. Pristupljeno 28. 4. 2011.  – Page 1 – Page 2 – Page 3
  10. ^ Sobolev, Vyacheslav (31. 5. 2005). „JEDEC: Memory standards on the way”. digitimes.com. Arhivirano iz originala 13. 04. 2013. g. Pristupljeno 28. 4. 2011. „'Initial investigations have already started on memory technology beyond DDR3. JEDEC always has about three generations of memory in various stages of the standardization process: current generation, next generation, and future.'” 
  11. ^ „DDR3: Frequently asked questions” (PDF). Kingston Technology. Arhivirano iz originala (PDF) 31. 7. 2009. g. Pristupljeno 28. 4. 2011. „'"DDR3 memory launched in June 2007"'” 
  12. ^ Valich, Theo (2. 5. 2007). „DDR3 launch set for May 9th”. The Inquirer. Arhivirano iz originala 05. 02. 2010. g. Pristupljeno 28. 4. 2011. 
  13. ^ Hammerschmidt, Christoph (29. 8. 2007). „Non-volatile memory is the secret star at JEDEC meeting”. eetimes.com. Arhivirano iz originala 02. 10. 2012. g. Pristupljeno 28. 4. 2011. 
  14. ^ a b „DDR4 – the successor to DDR3 memory”. The "H" (h-online.com). 21. 8. 2008. Arhivirano iz originala 26. 05. 2011. g. Pristupljeno 28. 4. 2011. „'The JEDEC standardisation committee cited similar figures around one year ago'” 
  15. ^ a b Graham-Smith, Darien (19. 8. 2008). „IDF: DDR3 won't catch up with DDR2 during 2009”. PC Pro. Arhivirano iz originala 07. 06. 2011. g. Pristupljeno 28. 4. 2011. 
  16. ^ Volker Risska (Volker Rißka) (21. 8. 2008). „IDF: DDR4 als Hauptspeicher ab 2012 ["Intel Developer Forum: DDR4 as the main memory from 2012"]”. computerbase.de. Pristupljeno 28. 4. 2011.  (English)
  17. ^ a b Novakovic, Nebojsa (19. 8. 2008). „Qimonda: ddr3 moving forward”. The Inquirer. Arhivirano iz originala 25. 11. 2010. g. Pristupljeno 28. 4. 2011. 
  18. ^ Gervasi, Bill. „Time to rethink DDR4” (PDF). July 2010. Discobolus Designs. Pristupljeno 29. 4. 2011. 
  19. ^ „DDR4-Speicher kommt wohl später als bisher geplant ("DDR4 memory is probably later than previously planned")”. heise.de. 17. 8. 2010. Pristupljeno 29. 4. 2011.  |first1= zahteva |last1= u Authors list (pomoć) (English)
  20. ^ Nilsson, Lars-Göran (16. 8. 2010). „DDR4 not expected until 2015”. semiaccurate.com. Pristupljeno 29. 4. 2011. 
  21. ^ By 'annihilator' (18. 8. 2010). „DDR4 memory in Works, Will reach 4.266GHz”. wccftech.com. Pristupljeno 29. 4. 2011. 
  22. ^ Shah, Agam. "Adoption of DDR4 memory faces delays" Arhivirano na sajtu Wayback Machine (11. januar 2015), TechHive (IDG), April 12, 2013. Retrieved on June 30, 2013.
  23. ^ Gruener, Wolfgang (4. 2. 2009). „Samsung hints to DDR4 with first validated 40 nm DRAM”. tgdaily.com. Arhivirano iz originala 24. 05. 2009. g. Pristupljeno 16. 6. 2009. 
  24. ^ Jansen, Ng (20. 1. 2009). „DDR3 Will be Cheaper, Faster in 2009”. dailytech.com. Arhivirano iz originala 22. 06. 2009. g. Pristupljeno 17. 6. 2009. 
  25. ^ a b „Samsung Develops Industry's First DDR4 DRAM, Using 30nm Class Technology”. Samsung. 11. 4. 2011. Pristupljeno 26. 4. 2011. 
  26. ^ a b Perry, Ryan (6. 1. 2011). „Samsung Develops the First 30nm DDR4 DRAM”. techgage.com. Pristupljeno 29. 4. 2011. 
  27. ^ „Samsung Develops Industry's First DDR4 DRAM, Using 30nm Class Technology”. Samsung. 4. 1. 2011. Pristupljeno 13. 3. 2011. 
  28. ^ Protalinski, Emil (4. 1. 2011), Samsung develops DDR4 memory, up to 40% more efficient, Techspot.com, Pristupljeno 23. 1. 2012 
  29. ^ „Diagram: Anticipated DDR4 timeline”. 2010-08-146. PC Watch (Japan). Pristupljeno 25. 4. 2011.  (Linked from cited PC Watch article dated August 16, 2010)
  30. ^ „Samsung Samples Industry’s First DDR4 Memory Modules for Servers.”. Arhivirano iz originala 4. 11. 2013. g. Pristupljeno 30. 11. 2013. 
  31. ^ Samsung Samples Industry’s First 16-Gigabyte Server Modules Based on DDR4 Memory technology
  32. ^ a b v Shah, Agam (12. 4. 2013). „Adoption of DDR4 memory faces delays”. IDG News. Pristupljeno 22. 4. 2013. 
  33. ^ Haswell-E - Intel's First 8 Core Desktop Processor Exposed
  34. ^ New AMD embedded roadmap shows 64-bit ARM Cortex-A57 chip - The Tech Report
  35. ^ a b v g d đ e ž z Jung, J.Y. (11. 9. 2012), „How DRAM Advancements are Impacting Server Infrastructure”, Intel Developer Forum 2012, Samsung, Arhivirano iz originala 27. 11. 2012. g., Pristupljeno 15. 9. 2012 
  36. ^ Looking forward to DDR4, Pcpro.co.uk, 19. 8. 2008, Arhivirano iz originala 24. 09. 2019. g., Pristupljeno 23. 1. 2012 
  37. ^ IDF: DDR4 - the successor to DDR3 memory, Heise-online.co.uk, 21. 8. 2008, Pristupljeno 23. 1. 2012 
  38. ^ a b „JEDEC Announces Broad Spectrum of 3D-IC Standards Development”. JEDEC. 17. 3. 2011. Pristupljeno 26. 4. 2011. 
  39. ^ „Main Memory: DDR3 & DDR4 SDRAM”. jedec.org. Pristupljeno 14. 4. 2012. 
  40. ^ Tan, Gutmann and Reif (2008). Wafer Level 3-D ICs Process Technology. Springer. str. 278(sections 12.3.4—12.3.5). 
  41. ^ JEDEC STANDARD DDR4 SDRAM SEPTEMBER 2012
  42. ^ a b JEDEC Standard JESD79-4: DDR4 SDRAM, JEDEC Solid State Technology Association, 2012, Arhivirano iz originala 28. 09. 2012. g., Pristupljeno 11. 10. 2012.  Username "cypherpunks" and password "cypherpunks" will allow download.
  43. ^ a b v g „Want the latest scoop on DDR4 DRAM? Here are some technical answers from the Micron team of interest to IC, system, and pcb designers”. Denali Memory Report, a memory market reporting site. 26. 7. 2012. Arhivirano iz originala 2. 12. 2013. g. Pristupljeno 22. 4. 2013. 

Literatura uredi

 
DDR4 SDRAM на Викимедијиној остави.
Preuzeto iz „https://sr.wikipedia.org/w/index.php?title=DDR4_SDRAM&oldid=27751979”