OpenSPARC
OpenSPARC je projekat hardverski otvorenog koda (engl. open-source hardware) pokrenut u decembru 2005. Početni doprinos projektu bio je verilog kod nivoa prenosa registra (engl. register-transfer level) kompanije San Majkrosistems za puni 64-bitni mikroprocesor sa 32 niti, procesor UltraSPARC T1. 21. marta 2006, San Majkrosistems je objavio izvorni kod za T1 IP jezgro pod GNU-obom opštom javnom licencom v2. Kompletni sistem OpenSPARC T1 se sastoji od 8 jezgara, od kojih svako može da izvrši četiri niti istovremeno, za ukupno 32 niti. Svako jezgro izvršava instrukcije redom i njegova logika je podeljena na 6 faza cevovoda.
San Majkrosistems je 11. decembra 2007. godine takođe dozvolio dostupnim i RTL UltraSPARK T2 (engl. UltraSPARC T2) procesor putem OpenSPARC projekta. [1] Takođe je objavljen pod GNU opšom javnom licencom v2. [2] OpenSPARC T2 ima 8 jezgara, 16 cevovoda sa 64 navoja.
Vidi još
uredi- LEON
- S1 Core (izvedena jednojezgrena implementacija)
- FeiTeng je izvedba dizajnirana i proizvedena u Kini za superračunarske aplikacije
- SPARC (skalabilni procesor ARChitecture)
- Polje programabilni niz vrata
Reference
uredi- ^ „Sun Accelerates Grown of UltraSPARC CMT Eco System”. Sun Microsystems. 2007-12-11. Pristupljeno 2008-05-23.
- ^ „OpenSPARC Frequently Asked Questions”. Oracle. Arhivirano iz originala 2012-10-17. g. Pristupljeno 2021-03-20.
Spoljašnje veze
uredi- OpenSPARC veb lokacija
- T1 specifikacije i izvorni kod
- T2 specifikacije i izvorni kod
- SPARC: Open Source na sajtu Curlie (jezik: engleski)
- Licenca za poluprovodničke jezgre otvorenog koda, 25 Harvard Journal of Lav & Technologi 131 (2011) Članak koji analizira zakon, tehnologiju i poslovanje poluprovodničkih jezgara otvorenog koda