Programabilni logički uređaj
Programabilni logički uređaj (engl. Programmable logic device, PLD) je elektronska komponenta koja se koristi za izgradnju rekonfigurabilnih digitalnih kola. Za razliku od logičkih kola, koja imaju fiksnu funkciju, PLD ima nedefinisanu funkciju u trenutku proizvodnje. Pre nego što se PLD može koristiti u kolu, mora se isprogramirati, odnosno rekonfigurisati.
PLA uredi
Teksas instruments 1970. godine je razvio maskirno programabilno integrisano kolo zasnovano na IBM-ovoj "asocijativnoj memoriji samo za čitanje" odnosno ROAM (engl. Read-Only Associative Memory). Ovaj uređaj, TMS2000, programiran je izmenom metalnog sloja tokom proizvodnje integrisanog kola. TMS2000 imao je do 17 ulaza i 18 izlaza sa 8 JK flip flopa za memoriju. Teksas instruments je skovao izraz "programabilno logičko polje" za ovaj uređaj.[1]
Programabilno logičko polje (engl. Programmable Logic Array, PLA) ima programabilni niz I kola, koje se povezuje sa programabilnim nizom ILI kola, koje se zatim mogu uslovno dopuniti da stvore izlaz.
PAL uredi
PAL (engl. Programmable Array Logic, programabilna logika polja) je porodica programabilnih logičkih poluprovodničkih uređaja koji se koriste za implementaciju (izvršenje) logičkih funkcija u digitalnom kolu.
FPGA uredi
FPGA (engl. Field-Programmable Gate Array) je integrisano kolo projektovano tako da se njegova unutrašnja struktura može konfigurisati od strane krajnjeg korisnika. Definisanje unutrašnje strukture FPGA komponente se vrši uz pomoć HDL (engl. Hardware Description Language) jezika ili šematskih dijagrama.
Svaka FPGA komponenta se sastoji od velikog broja identičnih logičkih blokova, rekonfigurabilnih veza koje omogućavaju blokovima da budu međusobno povezani i ulazno/izalznog bloka. Svaki logički blok se sastoji od logičkih ćelija. Logički blokovi mogu se konfigurisati tako da izvode složene kombinatorne funkcije ili jednostavna logička kola poput I kola i EKSILI kola. Logički blokovi takođe mogu uključivati i memorijske elemente, koji mogu biti jednostavni flip-flopovi ili neki kompleksniji memorijski elementi.[2]
Reference uredi
- ^ Andres, Kent (October 1970). A Texas Instruments Application Report: MOS programmable logic arrays.
- ^ „FPGA Architecture for the Challenge”. www.eecg.toronto.edu. Pristupljeno 03. 11. 2018.
